Director
D. Jorge Fernández Berni
(Electrónica y Electromagnetismo)
Unidad Promotora
Cátedra USECHIP
Impartición
Del 12/01/2026 al 10/04/2026
Modalidad
A distancia
(Plataforma Virtual US)
Idioma de impartición
Español
12,00 €
(tasas incluidas)
7,00 ECTS
Prácticas
No
Preinscripción
Del 01/11/2025 al 30/11/2025
Matrícula
Del 01/12/2025 al 20/12/2025
Objetivos
El objetivo principal de esta microcredencial es que los alumnos dominen el flujo de diseño de sistemas empotrados complejos sobre plataformas SoC-FPGA, incluyendo la síntesis de alto nivel. Tras su finalización, el estudiante será capaz de diseñar e implementar procesadores empotrados y sistemas completos que podrán incluir módulos IP concebidos a medida de las especificaciones de aplicación. Se busca también que el estudiante pueda analizar y aplicar diversas estrategias de implementación de SoCs, decidiendo la arquitectura más eficiente para cada caso. Además, se capacitará al alumno para utilizar herramientas de síntesis de alto nivel (HLS), permitiéndole traducir algoritmos de software (descritos en C/C++/Matlab) a descripciones hardware optimizadas. El estudiante aprenderá a aplicar distintas estrategias de optimización para maximizar el rendimiento y minimizar el consumo de recursos del sistema final, logrando así un diseño hardware eficiente y robusto.
Competencias
Al completar esta formación, el estudiante habrá desarrollado la capacidad de análisis y síntesis para la resolución de problemas complejos en el ámbito de los sistemas empotrados. Adquirirá la habilidad para el manejo de especificaciones y la utilización de software avanzado de diseño y síntesis de alto nivel, fomentando el aprendizaje autónomo y la adaptación a nuevas tecnologías. Desarrollará un razonamiento crítico para evaluar y seleccionar las estrategias de implementación y optimización más adecuadas en función de los requisitos de diseño (rendimiento, área y consumo). Finalmente, potenciará su capacidad de organización y planificación para abordar el ciclo de vida completo del diseño de un sistema en chip, desde la concepción inicial hasta la implementación y validación final sobre una plataforma hardware.
Procedimiento de evaluación
Asistencia, Trabajos
Requisitos
Requisitos específicos de admisión a los estudios
- Estudiantes de últimos cursos y egresados de titulaciones afines a los contenidos de la microcredencial: Grado en Ingeniería Electrónica, Grado en Ingeniería Informática, Grado en Telecomunicaciones, Grado en Física o grados similares.
Criterios de selección de alumnos
- La selección de los alumnos se hará en base a los siguientes criterios: adecuación del perfil académico del candidato/a a la microcredencial; adscripción del alumno al programa de mentoría de la Cátedra USECHIP de la Universidad de Sevilla; estar trabajando en alguna de las empresas colaboradoras de la Cátedra USECHIP de la Universidad de Sevilla; adecuación de la experiencia laboral o investigadora del candidato/a al perfil de la microcredencial.
Módulos / Asignaturas
Módulo/Asignatura 1. Diseño de Sistemas On-Chip (SoC) sobre FPGA 12/01/2026 - 20/02/2026 | 4,00 ECTS
Modalidad de impartición: A distancia
Fechas de inicio-fin: 12/01/2026 - 20/02/2026
Contenido
Este módulo se centra en el diseño de sistemas on chip (SoC) que se componen de un procesador y de lógica digital específica. Se estructura en cuatro temas:
1. Procesadores empotrados. Se presentan los aspectos más significativos de los procesadores empotrados y los procesadores más utilizados.
2. Flujo de diseño de un SoC. Se presentan los pasos más significativos para el diseño y construcción de un SoC, así como las herramientas que hay que utilizar.
3. Desarrollo de periféricos. Se estudian los mecanismos de interconexión de memorias y de otros mecanismos de comunicación en el desarrollo de SoC.
4. Plataforma de desarrollo de sistemas on chip programables. Se presentará y utilizará una plataforma de desarrollo de SoC, en particular de PSoC (SoC sobre dispositivos programables).
Modalidad de impartición: A distancia
Fechas de inicio-fin: 23/02/2026 - 10/04/2026
Contenido
Este módulo se centra en el diseño de sistemas digitales a partir de descripciones de alto nivel con implementación en dispositivos programables FPGA. Se estructura en tres temas:
1. Introducción al diseño de alto nivel. Conceptos básicos del diseño de alto nivel y diferencias con respecto al diseño a nivel RT. Concepto de síntesis de alto nivel y realización de descripciones sintetizables de alto nivel. Concepto de exploración del espacio de diseño.
2. Herramientas de síntesis de alto nivel. Manejo de herramientas de síntesis de alto nivel (Vitis HLS, HDL Coder). Inclusión de la síntesis de alto nivel en el flujo de diseño RT.
3. Introducción de directivas, restricciones y optimización en las descripciones de alto nivel. Exploración del espacio de diseño. Laboratorios.
Profesorado
Personal Académico
- D. Ángel Barriga Barros . Universidad de Sevilla - Electrónica y Electromagnetismo
- D. Jorge Fernández Berni . Universidad de Sevilla - Electrónica y Electromagnetismo
- Dª. María Rosario Arjona López . Universidad de Sevilla - Electrónica y Electromagnetismo
Profesorado
- D. Ángel Barriga Barros . Universidad de Sevilla - Electrónica y Electromagnetismo
- D. Jorge Fernández Berni . Universidad de Sevilla - Electrónica y Electromagnetismo
- Dª. María Rosario Arjona López . Universidad de Sevilla - Electrónica y Electromagnetismo
- D. Pablo Pérez García . Universidad de Sevilla - Tecnología Electrónica