Director
Dª. María del Pilar Parra Fernández
(Tecnología Electrónica)

Unidad Promotora
Cátedra USECHIP

Impartición
Del 29/09/2025 al 19/10/2025

Modalidad
A distancia
(Plataforma Virtual US)

Idioma de impartición
Español

12,00 €
(tasas incluidas)


3,00 ECTS


Prácticas
No

Preinscripción
Del 01/08/2025 al 10/09/2025

   Preinscripción

Matrícula
Del 11/09/2025 al 19/09/2025

Objetivos


Se aborda la descripción de sistemas digitales a nivel RT con énfasis en el lenguaje de descripción de hardware System Verilog.

Competencias


• Identificación de los niveles lógico y de transferencia entre registros (nivel RT).

• Conocimiento del flujo de diseño digital y las herramientas software implicadas.

• Uso del lenguaje SystemVerilog para el diseño de sistemas digitales a nivel RT.

Procedimiento de evaluación


Trabajos, Entregas

Requisitos


Requisitos específicos de admisión a los estudios

  • Estar en posesión de una titulación universitaria de grado afín a los contenidos del diploma: Grado en Ingeniería Electrónica, Grado en Ingeniería Informática, Grado en Física, Grado en Telecomunicaciones o grados similares.

Criterios de selección de alumnos


  • La selección de los alumnos se hará en base a los siguientes criterios:
  • Adecuación del título universitario al perfil de la microcredencial.
  • Adscripción del alumno al programa de mentoría de la Cátedra USECHIP de la Universidad de Sevilla.

Módulos / Asignaturas


Modalidad de impartición: A distancia

Fechas de inicio-fin: 29/09/2025 - 02/10/2025

Contenido

En este módulo se realiza una revisión de las bases de la lógica digital: Álgebra de conmutación y puertas lógicas, diseño a nivel de puertas, subsistemas combinacionales, biestables, diseño de FSM, subsistemas secuenciales (contadores y registros).

Modalidad de impartición: A distancia

Fechas de inicio-fin: 03/10/2025 - 19/10/2025

Contenido

Se muestra la necesidad de disponer de un lenguaje de descripción de hardware y, entre los posibles, se elige el lenguaje SystemVerilog (SV). Se presenta la metodología de diseño y tecnologías de implementación de sistemas digitales: FPGA, ASIC.

Se consideran los aspectos básicos de System Verilog: módulos, entradas y salidas, operaciones lógicas, tipos de señales, etc. Se describen los circuitos combinacionales, jerarquía en el diseño, descripción de circuitos secuenciales: FSM y cartas ASM, descripción para síntesis y tratamiento de la señal de reloj

en el diseño síncrono.

Profesorado


Personal Académico

  • D. José María Quintana Toledo . Universidad de Sevilla - Electrónica y Electromagnetismo
  • Dª. María del Carmen Baena Oliva . Universidad de Sevilla - Tecnología Electrónica
  • Dª. María del Pilar Parra Fernández . Universidad de Sevilla - Tecnología Electrónica

Profesorado

  • D. José María Quintana Toledo . Universidad de Sevilla - Electrónica y Electromagnetismo
  • Dª. María del Carmen Baena Oliva . Universidad de Sevilla - Tecnología Electrónica
  • Dª. María del Pilar Parra Fernández . Universidad de Sevilla - Tecnología Electrónica