Director
D. Alejandro Linares Barranco
(Arquitectura y Tecnología de Computadores)
Unidad Promotora
Cátedra USECHIP
Impartición
Del 12/01/2026 al 06/02/2026
Modalidad
Presencial
Idioma de impartición
Español
Lugar de impartición
Laboratorio adscrito al dpto de Arquitectura y Tecnología de Computadores
12,00 €
(tasas incluidas)
6,00 ECTS
Prácticas
No
Preinscripción
Del 01/10/2025 al 31/10/2025
Matrícula
Del 01/11/2025 al 20/11/2025
Objetivos
Objetivos principales del curso:
1. Diseñar e implementar aplicaciones de inteligencia artificial en plataformas FPGA utilizando herramientas como Vivado, Vitis AI y PetaLinux.
2. Comprender y aplicar redes neuronales recurrentes (SNN y RSNN) en entornos embebidos como PYNQ, incluyendo su entrenamiento, optimización y despliegue.
3. Desarrollar soluciones de IA en microcontroladores STM32, integrando sensores y modelos entrenados con ST Edge AI y NanoEdge AI Studio.
4. Adquirir habilidades prácticas mediante laboratorios guiados para el despliegue eficiente de modelos de IA en dispositivos de bajo consumo y alto rendimiento.
Competencias
1. Capacidad para integrar soluciones de inteligencia artificial en plataformas hardware heterogéneas (FPGAs, MPSoCs, microcontroladores).
2. Dominio de herramientas de desarrollo y despliegue de IA para sistemas empotrados como Vivado, Vitis AI, PetaLinux, PYNQ y NanoEdge AI Studio.
3. Habilidad para diseñar, entrenar, cuantizar y optimizar modelos de IA adaptados a recursos limitados y requisitos de tiempo real.
4. Conocimiento práctico en la interacción entre hardware y software, incluyendo buses de comunicación como AXI y manejo de periféricos (GPIO, I2C, UART).
5. Competencia en el desarrollo de proyectos de IA embebida desde la recopilación de datos hasta el despliegue final en dispositivos edge.
Procedimiento de evaluación
Asistencia, Pruebas
Requisitos
Requisitos específicos de admisión a los estudios
- Titulado superior, graduado o estudiante últimos cursos de titulación de Ingeniería.
Criterios de selección de alumnos
- Idoneidad de estudios cursados o experiencia profesional previa. Tendrán preferencia los empleados de las empresas participantes de la cátedra USECHIP y los estudiantes de grado / máster / doctorado inscritos en el Plan de Mentoría de USECHIP.
Módulos / Asignaturas
Modalidad de impartición: Presencial
Fechas de inicio-fin: 12/01/2026 - 23/01/2026
Horario: Lunes Tarde, Martes Tarde, Jueves Tarde
Contenido
1. Introducción del curso (FPGAs, MPSoCs, Ultra96v2, IA, Vitis AI)
- Sesiones teóricas / presentaciones
- Lab Instalación herramientas
- Lab de intro de ejemplo IA
2. Arquitectura MPSoC, herramienta Vivado y el Ipcore DPU
- Sesión teórica / presentaciones sobre MPSoC y el bus AXI
- Lab proyecto Vitis "hola mundo"
- Sesión teórica / presentación sobre Arquitectura DPU
- Lab IPCore DPU
3. Sistema operativo PetaLinux
- Sesión teórica / presntación sobre Petaliunx
- Lab de preparación BSP y el entorno.
- Lab de preparación Petalinux para soporte DPU.
4. Diseño de aplicación Python con Vitis AI
- Sesión teórica / presentación de la herramienta Vitis AI
- Lab Vitis AI con red ejemplo (cuantización y compilación)
- Sesión teórica / presentación de Model Zoo.
- Lab de proyecto ejemplo.
Modalidad de impartición: Presencial
Fechas de inicio-fin: 26/01/2026 - 30/01/2026
Horario: Lunes Tarde, Martes Tarde, Jueves Tarde
Contenido
1. Introducción a SNN y RSNN
2. El acelerador ReckOn
3. Lab de Integración en PYNQ
4. Lab de entrenamiento y despliegue en PYNQ
5. Búsqueda de hiperparámetros con Weight&Bias
6. Lab de optimización con herramienta WANDB
Modalidad de impartición: Presencial
Fechas de inicio-fin: 02/02/2026 - 06/02/2026
Horario: Lunes Tarde, Martes Tarde, Jueves Tarde
Contenido
1. Introducción básica al STM32:
- Entorno de desarrollo: Programación y depuración.
- Uso básico de lectura/escritura de GPIO.
- Uso del puerto serie asíncrono: redirección de printf.
- Lectura de dispositivos I2C.
2. Introducción a NanoEdge IA Studio
- Diseño de un datalogger
- Desarrollo de red de detección de anomalías
- Construcción de un dataset de anomalías
- Selección de modelo y entrenamiento
- Validación del modelo en tiempo real
- Despliegue en tiempo real
3. Desarrollo de redes de clasificación de n-Classes
- Construcción de un dataset
- Selección de modelo y entrenamiento
- Validación del modelo en tiempo real
- Despliegue en tiempo real
4. Desarrollo de redes de extrapolación
- Construcción de un dataset
- Selección de modelo y entrenamiento
- Validación del modelo en tiempo real
- Despliegue en tiempo real
Profesorado
Personal Académico
- D. Alejandro Linares Barranco . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. Ángel Jiménez Fernández . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. José Antonio Ríos Navarro . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
Profesorado
- D. Alejandro Linares Barranco . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. Ángel Jiménez Fernández . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. Daniel Cascado Caballero . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. José Antonio Ríos Navarro . Universidad de Sevilla - Arquitectura y Tecnología de Computadores
- D. Juan Manuel Montes Sánchez . Universidad de Sevilla - Arquitectura y Tecnología de Computadores